先進封測技術-高階ESD-DLC膜層鍍膜，靜電消散新商機

在全球半導體供應鏈當中，台灣是不可或缺的一環，各世界級大廠對製程技術及產品品質的需求提升，各家供應商也不斷研發新技術來取得新的解決方案，以搶占市場先機。以往封裝製程在靜電防護上的難題， 透過靜電消散類鑽碳(Electro-Static Dissipative Diamond-Like Carbon，ESD-DLC)膜層鍍膜技術可得到解決。

什麼是ESD-DLC靜電消散類鑽碳鍍膜技術？

隨著10奈米以下半導體元件奈米尺寸微縮化，其對靜電耐受能力日趨降低，晶片封裝過程中，可能遭受靜電損壞、影響良率，因此先進封裝製程對靜電耐受力有迫切的方案需求。

ESD-DLC鍍膜技術為多層結構設計、非晶結構耐磨性佳，搭載改良式磁濾電弧離子系統，以高化學穩定性，達到卓越的抗靜電及良好的抗酸鹼成果，可以整體延長封測載板3倍以上的使用壽命，取代舊式不耐鹼洗的硬陽處理方式，改善因碰撞或其他清洗因素造成膜層剝離，所形成的靜電防護破口。此表面改質技術將有助於先進封裝製程上帶來嶄新突破。

ESD-DLC鍍膜的技術優勢與應用

靜電消散類鑽碳（Electro-Static Dissipative Diamond-Like Carbon，ESD-DLC）膜層ESD-DLC透過特殊膜層結構設計，可客製化調控產品表面電性，在硬度、附著力、耐磨耗及耐化學腐蝕性方面皆具有優異表現，目前已通過產品應用驗證，大幅提高製程良率及產品使用壽命。

除了各式封測載板外，該先進表面改質技術ESD-DLC鍍膜技術並不影響產品原始尺寸，包括Reflow載板、Tray盤、機具滑軌等，對於靜電防護要求高或製程對於靜電敏感皆適用，也因此應用產業的範圍廣度涵蓋半導體、IC、封測、檢測、傳送設備和組件等，可望獲得LED 載盤、晶圓及IC封裝載盤等領域青睞，導入採用。

半導體塗層的未來展望

因應國際環保意識提升，國際大廠紛紛要求供應鏈符合綠色製程，以物理氣相沉積法（Physical vapor deposition，PVD）為基礎的真空高階鍍膜技術，可應用於LED載盤、晶圓及IC封裝載盤等高價值產品，對比傳統硬陽處理及鐵氟龍噴塗製程，具有高良率、低汙染、高附著力、可循環及低溫製程等特性，大永真空可協助廠商突破表面改質技術門檻，提升半導體產業國際競爭力，且已陸續通過產品應用驗證，搶進高階先進半導體市場。